# 拒絕查定

特許出願の番号

特願2001-127984

起案日

平成16年12月 6日

特許庁審査官

山崎 慎一

9174 5E00

発明の名称

機能拡張が可能なマルチメディア機器及びそれを

用いた機能拡張方法

特許出願人

三星電子株式会社

代理人

志賀 正武(外 1名)

この出願については、平成16年 6月15日付け拒絶理由通知書に記載した 理由によって、拒絶をすべきものである。

なお、意見書及び手続補正書の内容を検討したが、拒絶理由を覆すに足りる根拠が見いだせない。

# 備考

本願発明と引用例1記載のものとは、主にMPEGトランスポートストリーム信号が接受されない点で異なるものの、MPEGトランスポートストリーム信号はMPEG信号を用いた放送においては周知であり(必要であれば、特開平10-257449号公報、特開平10-327202号公報等を参照。)、また本願発明において、MPEGトランスポートストリーム信号を扱うにあたり格別な構成は見出すことができないこと、並びに、通常拡張ボードなどによって従来扱わなかった信号を扱うためには(本願においてはMPEGトランスポートストリーム信号)、当然その信号が当該拡張ボードに流れるものであること等を勘案すれば、上記相違は格別なものではなく、先の拒絶理由を覆す根拠を見出すことはできない。

# INPUT DEVICE FOR DIGITAL DATA OUTPUTTED FROM DIGITAL BROADCAST RECEIVER

Patent Number:

JP10327202

Publication date:

1998-12-08

Inventor(s):

HASUIKE AKIRA

Applicant(s):

SAPIENSU:KK

Requested Patent:

JP10327202

Application Number: JP19970212553 19970723

Priority Number(s):

IPC Classification:

H04L25/03

EC Classification:

Equivalents:

#### **Abstract**

PROBLEM TO BE SOLVED: To receive correctly a digital data output outputted from a digital broadcast receiver even when a transmission cable is long.

SOLUTION: A data signal and a clock signal outputted from a tuner 10 are sent to an interface board 28 of a personal computer 12 via a cable 56. The transmitted clock signal is smoothed by a low pass filter 60. Comparators 62, 66 use an output of the low pass filter 60 for a reference voltage and compare the clock signal and the data signal in terms of voltages and shape the wave form.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平10-327202

(43)公開日 平成10年(1998)12月8日

(51) Int. Cl. 6

H04L 25/03

識別記号

FΙ

H04L 25/03

E

審査請求 未請求 請求項の数4 FD (全8頁)

(21)出願番号

特願平9-212553

(71)出願人 594164379

株式会社サピエンス

東京都豊島区南大塚3-20-6

(22)出願日

(32)優先日

平成9年(1997)7月23日

平9(1997)3月27日

(72) 発明者 蓮池 曜

是16 唯

ī

東京都豊島区南大塚3-20-6 株式会社

(74)代理人 弁理士 加藤 邦彦

サピエンス内

(31)優先権主張番号 特願平9-93038


(33)優先権主張国 日本(JP)

(54) 【発明の名称】ディジタル放送用受信機から出力されるディジタルデータの入力装置

# (57)【要約】

【課題】 ディジタル放送用受信装置から出力されるディジタルデータ出力を伝送ケーブルが長い場合でも正しく受け取れるようにする。

【解決手段】 チューナ10から出力されるデータ信号 およびクロック信号はケーブル56を介してパソコン12のインターフェースボード28に伝送される。伝送されたクロック信号はローパスフィルタ60で平滑される。コンパレータ62,66はローパスフィルタ60の出力を基準電圧として、クロック信号、データ信号を電圧比較して波形整形する。



### 【特許請求の範囲】

7

【請求項1】ディジタル放送用受信機のディジタル出力 端子から並列に出力されるデータ信号とクロック信号を 個別に入力するディジタル入力端子と、

1

前記入力したクロック信号を平均化したレベルの信号を 出力する平均化回路と、

この平均化回路の出力を基準レベルとして、前記入力し たデータ信号をレベル比較する第1のコンパレータとを 具備し、

この第1のコンパレータから波形整形されたデータ信号 10 は、電源切断後の電源電圧の保持時間を長くするため を取り出してなるディジタルデータの入力装置。

【請求項2】前記平均化回路の出力を基準レベルとし て、前記入力したクロック信号をレベル比較する第2の コンパレータをさらに具備してなり、

この第2のコンパレータから波形整形されたクロック信 号を取り出してなる請求項1記載のディジタルデータの

【請求項3】ディジタル放送用受信機のディジタル出力 端子から並列に出力されるデータ信号とクロック信号を 個別に入力するディジタル入力端子と、

前記入力したクロック信号を入力抵抗を介して反転型ロ ジックICに入力し、該反転型ロジックICの出力を帰 還抵抗を介して該反転型ロジックICの入力に帰還して 構成される反転増幅器と、

この反転増幅器の出力信号を平均化する平均化回路と、 この平均化回路の出力側と前記入力抵抗の入力側とを接 続する終端抵抗と、

前記反転型ロジックICと同じかまたはほぼ同じ入力し きい値を有し、前記データ信号を入力する反転型または 非反転型ロジックICと、

前記平均化回路の出力側と前記反転型または非反転型ロ ジックICの入力側とを接続する終端抵抗とを具備して なり、該反転型または非反転型ロジックICから波形整 形されたデータ信号を取り出してなるディジタル放送用 受信機から出力されるディジタルデータ入力装置。

【請求項4】前記反転型ロジックICと同じかまたはほ ぼ同じ入力しきい値を有し、前記クロック信号を入力す る反転型または非反転型ロジックICをさらに具備して なり、

たクロック信号を取り出してなる請求項3記載のディジ タル放送用受信機から出力されるディジタルデータの入 力装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、ディジタル放送 用受信機から出力されるディジタルデータの入力装置に 関し、ディジタルデータを正しく受け取ることができる ようにしたものである。

[0002]

【従来の技術】ディジタル衛星放送の受信機(チュー ナ)には、社団法人電波産業会規格(ARIB規格)の 仕様によりトランスポンダ1本分のデータが出力される コネクタが設けられており、受信したデータ放送やEP G (Electronic Program Guide) 情報等のディジタルデ ータ出力をパソコン等に取り込めるようになっている。 このコネクタから出力されるディジタルデータの出力 (以下「高速ディジタル出力」という。) は、ディジタ ル衛星放送の受信機の消費電力を減らすために(正確に に)、また、不要輻射を減らすために出力パワーの弱い 通常のTTL出力になっている。

[0003]

【発明が解決しようとする課題】ディジタル衛星放送の 受信機の高速ディジタル出力は、前述のように出力パワ ーの弱い通常のTTL出力になっているため、ディジタ ル衛星放送の受信機と、高速ディジタル出力を入力する パソコン等の入力装置(以下「高速ディジタル入力装 置」という。)とを接続するケーブルを長くすると、次 20 の2つの問題が発生する。

【0004】(1) 高速ディジタル出力を単にTTL 入力で受けると、ケーブルの特性インピーダンスに比べ てTTLの入力インピーダンスが大きすぎ、信号の反射 が起こり、またその反射波が受信機の高速ディジタル出 力端子に伝播する。受信機の高速ディジタル出力の出力 インピーダンスはケーブルの特性インピーダンスに比べ て低いので、ここで再び信号は反射する。この反射波 は、再び高速ディジタル入力装置の高速ディジタル入力 端子に伝播し、再び反射する。このような現象により波 形は大きくオーバーシュート、アンダーシュートし、高 速ディジタル入力装置はデータを正しく受け取ることが できない。

【0005】(2) ケーブルの特性インピーダンスに 合った終端抵抗を高速ディジタル入力装置の高速ディジ タル入力端子の信号線に付けると、反射波が減少し、オ ーバーシュート、アンダーシュートが減少する。ところ が、受信機の高速ディジタル出力がTTL出力のため、 信号レベルが小さくなり、しかもオフセット(DC成 分) が適切でなく、TTLの入力しきい値に対してプラ **該反転型または非反転型ロジックICから波形整形され 40 ス側、マイナス側の振幅が均等に確保されるとは限ら** ず、高速ディジタル入力装置の入力のTTLが誤動作す る.

> 【0006】これらの問題があるため、従来は受信機の 高速ディジタル出力端子と、高速ディジタル入力装置の 高速ディジタル入力端子とを接続するケーブルの長さが 50cm程度に制限されていた。

【0007】そこで、ケーブルの長さを長くしても正し く受信できるようにするために、次の方法が考えられ る。すなわち、まず上記(2)のように、ケーブルの特 50 性インピーダンスに合った終端抵抗を高速ディジタル入

力装置の高速ディジタル入力端子に接続し反射を少なく する。信号レベルが小さくなるので、TTL入力ではな くて、電圧比較器IC(コンパレータ)を用いて電圧比 較を行う。比較するための基準電圧を適切に設定するこ とによって、正しく受信できるようになる。

【0008】ところが、受信機の高速ディジタル出力端 子のTTL出力は、メーカーや製造ロット毎に特性が異 なる。これは、ARIB規格の仕様では、TTL出力と はいっても、そのタイプまで規定していないからであ (アドバンストローパワーショットキー)、S(ショッ トキー)、F(ファスト)等ではそれぞれ出力特性が異 なる。また、同じタイプでもICの型番などで、出力電 流が異なるものもある。例えば、同じ目的に使用される 74LS244と74LS367などは、同じLSタイ プでも74LS244のほうが出力電流が大きい。した がって、受信機の高速ディジタル出力端子に接続するT TL出力ICの種類によって高速ディジタル入力端子で の信号の最大値や最小値はまちまちである。このため、 定的に設定することはできない。

【0009】この発明は前記従来の技術における問題点 を解決して、ディジタル放送用受信機のディジタル出力 端子と入力装置のディジタル入力端子とを結ぶケーブル の長さを長くしても、またメーカ等が異なる受信機に対 してもデータを正しく受け取ることができるようにした ディジタルデータの入力装置を提供しようとするもので ある。

## [0010]

Ü

【課題を解決するための手段】この発明は、ディジタル 30 放送用受信機のディジタル出力端子から並列に出力され るデータ信号とクロック信号を個別に入力するディジタ ル入力端子と、前記入力したクロック信号を平均化した レベルの信号を出力する平均化回路と、この平均化回路 の出力を基準レベルとして、前記入力したデータ信号を レベル比較する第1のコンパレータとを具備し、この第 1のコンパレータから波形整形されたデータ信号を取り 出すようにしたものである。

【0011】ディジタル放送用受信機から出力されるク デューティ比が50%であるので、入力したクロック信 号を平均化したレベルは入力したデータ信号の"H"レ ベルと "L" レベルの中間のレベルとなる。したがっ て、この平均化したレベルを基準レベルとしてデータ信 号をレベル比較することにより、ケーブルが長くても、 またメーカ等が異なる受信機に対してもデータ信号を正 しく受け取ることができる。また、この平均化したレベ ルを基準レベルとしてクロック信号自身をレベル比較す ることにより、クロック信号を正しく受け取ることがで き、ケーブルが長くても、またメーカ等が異なる受信機 50

に対してもデータ信号をさらに正しく受け取ることがで きる。

【0012】また、この発明は、ディジタル放送用受信 機のディジタル出力端子から並列に出力されるデータ信 号とクロック信号を個別に入力するディジタル入力端子 と、前記入力したクロック信号を入力抵抗を介して反転 型ロジックICに入力し、該反転型ロジックICの出力 を帰還抵抗を介して該反転型ロジックICの入力に帰還 して構成される反転増幅器と、この反転増幅器の出力信 る。例えば、LS(ローパワーショットキー)、ALS 10 号を平均化する平均化回路と、この平均化回路の出力側 と前記入力抵抗の入力側とを接続する終端抵抗と、前記 反転型ロジック I C と同じかまたはほぼ同じ入力しきい 値を有し、前記データ信号を入力する反転型または非反 転型ロジックICと、前記平均化回路の出力側と前記反 転型または非反転型ロジック I Cの入力側とを接続する 終端抵抗とを具備してなり、該反転型または非反転型ロ ジックICから波形整形されたデータ信号を取り出して なるものである。

【0013】 反転型ロジック I Cの入力に入力抵抗を付 高速ディジタル入力装置のコンパレータの基準電圧を固 20 け、入力と出力間に帰還抵抗を付けると、反転型ロジッ クICは入力しきい値を仮想接地レベルとする反転増幅 器を構成する(ただし、反転型ロジックICはシュミッ トトリガなどのヒステリシスがあるものを除く。)。そ して、反転型ロジックICの出力をローパスフィルタ等 で平均化し、この平均化した電圧を終端抵抗を介して反 転型ロジックICの入力抵抗の入力側に印加して、クロ ック信号のレベルをシフトする。このようにすると、反 転型ロジックICの入力特性の違いにかかわらず、ある いはディジタル放送用受信機の出力特性の違いにかかわ らず、入力されるクロック信号の最大値と最小値の中間 値を反転型ロジックICの入力しきい値とほぼ等しくす ることができる。そこで、上記反転型ロジックICと同 じかまたはほぼ同じ入力しきい値を有する反転型または 非反転型ロジックICを用意してデータ信号を入力する とともに、前記平均化した電圧を終端抵抗を介してこの 反転型または非反転型ロジック I Cの入力側に印加して データ信号のレベルをシフトすることにより、データ信 号は反転型または非反転型ロジックICのしきい値また はほぼしきい値を中心に"H"レベル、"L"レベルに ロック信号はデータ信号と同じレベルで出力され、また 40 変化する。これにより、データ信号を正しく受け取るこ とができる。

> 【0014】また、前記反転型ロジックICと同じかま たはほぼ同じ入力しきい値を有する反転型または非反転 型ロジックICを用意してクロック信号を入力すること により、クロック信号はこの反転型または非反転型ロジ ックICのしきい値またはほぼしきい値を中心に"H" レベル、"L"レベルに変化し、これによりクロック信 号を正しく受け取ることができる。

[0015]

【発明の実施の形態】この発明の実施の形態を以下説明

する。図2はディジタル衛星放送の受信装置の全体シス テムを示したものである。図2のシステムは、パーフェ クTV! (商標) 用の市販のチューナ10に高速ディジ タル入力装置としてパソコン12を接続したものであ る。放送局の送出装置16からは、各番組の放送がディ ジタル信号で送信され、衛星(JCSAT-3)18を 経由して地上の各ユーザのアンテナ20で受信される。 受信された放送はチューナ10に入力される。

【0016】チューナ10はディジタル衛星放送受信用 チューナで、パーフェクTV!用の市販の受信用チュー 10 56-2,56-3,56-4,……)で個別に接続さ ナである。チューナ10には受信した番組チャンネルの 映像信号および音声信号をデコードして出力する映像出 力端子44および左右音声出力端子46、48が設けら れ、これら出力端子44,46,48から出力される映 像信号および音声信号はケーブル22を介してテレビ受 像機24に送られて再生される。また、チューナ10に は、パーフェクTV!用の高速ディジタルインターフェ ース仕様に準拠したTTL出力のディジタル出力端子3 0が設けられている。このディジタル出力端子30には ケーブル26の一端が接続される。ケーブル26の他端 20 はパソコン12のディジタル入力端子50に接続され る。チューナ10のディジタル出力端子30からは、現 在受信している1つの伝送チャンネルの生のデータ (M PEG-2トランスポートストリーム、すなわち映像情 報、音声情報、データ情報が時分割多重化されたビット ストリーム) がケーブル26を介してそのままパソコン 12に伝送される。

【0017】パソコン12内には、拡張ボードとしてイ ンターフェースボード28が増設されている。インター フェースボード28の構成を図3に示す。インターフェ 30 ースボード28は、チューナ10のディジタル出力端子 30から出力されるMPEG-2トランスポートストリ ームをレシーバ32で波形整形してデマルチプレクサ3 4に供給する。デマルチプレクサ34はその中から必要 なデータのパケットのみを抽出する。抽出されたデータ はFIFO回路36を経てパソコン12側の読み出しク ロックに同期して出力され、図2のCPU38のバス4 0に供給される。 CPU38はこのデータの内容を解読 して、RAM42を介してハードディスク54に順次取 り込んでいく。ハードディスク54に取り込まれたデー 40 タはマウス76やキーボード77の操作により読み出さ れて、データの内容がディスプレイ14(モニタ)に表

【0018】図2のチューナ10の出力とパソコン12 のインターフェースボード28の入力との間の部分の詳 細構成を図1に示す。チューナ10のディジタル出力端 子30には、クロック信号(パーフェクTV!用の高速 ディジタルインターフェース仕様で定められたバイトク ロック信号BCK)の出力端子30-1とその接地端子 地端子30-4等が設けられでいる。データ信号および クロック信号はともにTTL出力で出力レベルはともに 等しい。パソコン12のインターフェースボード28の ディジタル入力端子50には、クロック信号の入力端子 50-1とその接地端子50-2およびデータ信号の入 力端子50-3とその接地端子50-4が設けられてい る。チューナ10のディジタル出力端子30とインター フェースボード28のディジタル入力端子50とは各対 応する端子どうしが伝送用のケーブル56(56-1, れている。

【0019】インターフェースボード28において、ク ロック信号入力端子50-1には終端抵抗R1が接続さ れて信号の反射を抑えている。クロック信号入力端子5 0-1から入力されるクロック信号は、抵抗R2とコン デンサC1で構成されるローパスフィルタ60(平均化 回路)で平滑されて直流分が取り出される。コンパレー タ62は、ローパスフィルタ60の出力を演算増幅器6 4を介して入力して、これを基準電圧としてクロック信 号を電圧比較して、波形整形されたクロック信号を出力 する。一方、データ入力端子50-3には終端抵抗R3 が接続されて信号の反射を抑えている。データ入力端子 50-3から入力されるデータ信号はコンパレータ66 に入力される。コンパレータ66は演算増幅器64から 出力されるクロック信号直流分を基準電圧としてデータ 信号を電圧比較して、波形整形されたデータ信号を出力 する。後続回路では、波形整形されたクロック信号を用 いて、波形整形されたデータ信号の復号を行う。

【0020】図1の回路の動作を図4に示す。チューナ 10のクロック信号出力端子30-1およびデータ信号 出力端子30-3からは、図4(a), (b) のように 方形波状のクロック信号およびデータ信号が出力され る。クロック信号はデューティ比が50%である。ま た、クロック信号とデータ信号の信号レベルは等しい。 これらクロック信号およびデータ信号は、ケーブル56 を通過することにより信号レベルが低下しかつ波形にな まりが生じ、インターフェースボード28のディジタル 入力端子50における波形は図4(c), (d)のよう になる。

【0021】クロック信号をローパスフィルタ60で平 滑することにより、入力したクロック信号およびデータ 信号の "H" レベルと "L" レベルの中間のレベルの信 号(図4(c), (d)に点線で示す。)が得られ、こ れを基準電圧として用いて、コンパレータ62,66で クロック信号とデータ信号をそれぞれ電圧比較すること により、図4(e), (f)に示すように、元のクロッ ク信号およびデータ信号に等しい波形整形されたクロッ ク信号およびデータ信号が得られる。

【0022】図1のインターフェースボード28内の構 30-2およびデータ信号の出力端子30-3とその接 50 成は図3のレシーバ32の詳細構成を図示したものであ

り、コンパレータ62、66に続く図3のデマルチプレ クサ34は、波形整形されたデータ信号の中から必要な データのパケットを抽出する。さらに、図3のFIFO 回路36は、抽出されたパケットのデータを、波形整形 されたクロック信号の例えば立下りのタイミングで読み 込み、パソコン12側のクロック信号で読み出すことに より、パソコン12側のクロックに同期させる。FIF 〇回路36から読み出されるデータ信号は、パソコン1 2内でその後の復号処理が行われる。

【0023】尚、上記実施の形態では、平均化回路を口 10 ーパスフィルタで構成したが、これに限らず、例えばク ロック信号入力の最大値と最小値を保持し、その値の合 計を2分して出力する回路等で構成することもできる。 また、上記実施の形態では、この発明をパーフェクTV !用受信機から出力されるディジタルデータの入力装置 に適用した場合について説明したが、これに限らず、デ ータ信号とクロック信号を同じレベルで出力し、かつク ロック信号をデューティ比50%で出力するディジタル 放送用受信機から出力されるディジタルデータの入力装 置に適用することもできる。

#### [0024]

Ñ

【他の発明の実施の形態】図2のチューナ10の出力と パソコン12のインターフェースポード28の入力との 間の部分の別の構成例を図5に示す。チューナ10のデ ィジタル出力端子30からは、クロック信号とデータ信 号が並列に出力され、ケーブル56を介してインターフ ェースボード28のディジタル入力端子50に入力され

【0025】ディジタルインターフェースボード28に 入力されたクロック信号は、反転増幅器70に入力され 30 る。反転増幅器70は74HC04や74HCT04等 の反転型ロジックIC72と、その入力側に接続された 入力抵抗R1と、出力と入力との間に接続された帰還抵 抗R2とにより構成される。反転型ロジックIC72に このように入力抵抗R1と帰還抵抗を接続することによ り、反転型ロジックIC72は、それ自身の入力しきい 値を仮想接地レベルとする反転増幅器を構成する。ま た、反転型ロジックIC72の入出力間には平均化回路 を構成するコンデンサC1が接続されている。このコン する働きをする。

【0026】反転増幅器70の出力はボルテージフォロ ワおよび終端抵抗R3を介して反転増幅器70の入力抵 抗R1の入力側に接続されている。データ信号の各入力 ラインおよびクロック信号の入力ラインには、反転型ま たは非反転型ロジックIC76、78 (図1の例では7 4HC04, 74HCT04等の反転型ロジックIC) がそれぞれ接続されている。前記ボルテージフォロワ7 4の出力はそれぞれ終端抵抗R4を介して各ロジック I C76,78の入力側に接続されている。

【0027】終端抵抗R3、R4の値はケーブル56の 各ラインの特性インピーダンスとほぼ等しく設定され、 ケーブル56の各ラインの特性インピーダンスが100 Ωの場合、抵抗R3, R4の値もそれぞれ100Ω程度 に設定される。反転増幅器70の入力抵抗R1、帰還抵 抗R2はそれぞれ例えば10k $\Omega$ , 100k $\Omega$ 程度に設 定される。また、ロジックIC76、78の入力しきい 値と反転型ロジックIC72の入力しきい値は等しくま たはほぼ等しく設定されている。

【0028】図5に(a)~(i)で示した箇所の波形 図を図6にそれぞれ同符号で示す。反転増幅器70の仮 想接地点の信号(e)のレベルは反転型ロジックIC7 2の入力しきい値と等しくなり、74HC04の場合 2. 5 Vである。チューナ10から出力されるデータ信 号(a) およびクロック信号(c) は、ケープル56を 伝送する際に減衰して、インターフェースボード28の 入力端ではそれぞれ(b),(d)に示すように振幅が 小さくなる。いま、チューナ30の出力クロック(c) の平均レベルをx、ケーブル56の個々のライン特性イ 20  $\lambda C - \beta \lambda A \in R$  5  $(= 100 \Omega)$   $\lambda C + \lambda A \in R$  5 ボード28の入力クロック(d)の平均レベルをy、反 転増幅器70の出力(f)のレベル(=ボルテージフォ ロワ74の出力(g)のレベル)を2とすると、次式が 成り立つ。

[0029] y = (x+z)/2 $z = [2.5 - (y-2.5) \cdot 10]$ これに、図6 (a) より、x = (0+3.3) / 2を代 入すると、

z = 3.2 Vv = 2.4 Vとなる。

【0030】したがって、各データ信号の入力ラインに 接続されているロジックIC76には、チューナ10の 出力(0V, 3.3V)の平均レベル(1.65V)と ボルテージフォロワ74の出力(3.2V)間の電位差 をケープル56の特性インピーダンスR5(100Ω) と終端抵抗R4 (100 $\Omega$ ) で分圧して得られるR5, R4の中間点の電位(2.4V)を中心に上下するデー 夕信号が入力される(図6(b))。このデータ信号の デンサC1は、反転型ロジックIC72の出力を平均化 40 平均レベル(2.4V)はロジックIC76の入力しき い値(2.5V)にほぼ等しいので、ロジックIC76 からは正しく波形整形されたデータ信号が得られる(図 6 (h))。また、クロック信号の入力ラインに接続さ れているロジックIC78に入力されるクロック信号の 平均レベルも2. 4 V (図6 (d)) であり、ロジック IC78の入力しきい値(2.5V)にほぼ等しいの で、ロジックIC78からは正しく波形整形されたクロ ック信号が得られる(図6(i))。尚、抵抗R2の値 を反転増幅器70の出力が飽和しない範囲内で大きくす 50 ることによってR4, R5の中間点の電位をロジックI

10

C76, 780入力しきい値(2.5V)にさらに近づけることができる。

【0031】尚、図5では反転型ロジックIC72の入出力間に接続したコンデンサC1で平均化回路を構成したが、コンデンサC1に代えて、反転増幅器72とボルテージフォロワ74との間に抵抗とコンデンサによるローパスフィルタを独立に配置することもできる。

## 【図面の簡単な説明】

【図1】 この発明の実施の形態を示す図で、図3の一部の詳細構成を示す回路図である。

【図2】 この発明が適用されたディジタル衛星放送受信装置の全体システム構成を示すプロック図である。

【図3】 図2のインターフェースボードのハードウェ ア構成を示すプロック図である。

【図4】 図1の回路の動作波形図である。


【図5】 この発明の他の実施の形態を示す回路図であ


る。


【図6】 図5の回路の動作波形図である。 【符号の説明】

- 10 チューナ (ディジタル放送用受信機)
- 12 パソコン(入力装置)
- 30 ディジタル出力端子
- 50 ディジタル入力端子
- 60 ローパスフィルタ (平均化回路)
- 62 第2のコンパレータ
- 10 66 第1のコンパレータ
  - 70 反転増幅器
  - 72 反転型ロジックIC
  - 76, 78 ロジックIC
  - R 1 入力抵抗
  - R 2 帰還抵抗
  - R3, R4 終端抵抗


【図1】







【図5】



[図6]

